Wafer Level Packaging

Wafer Level Packaging (WLP) ist ein Verfahren aus dem Bereich Advanced Packaging, bei dem alle Schritte des IC-Packagings schon auf Wafer-Ebene, also vor der Vereinzelung, durchgeführt werden. Dabei entstehen Bauteile, die nur unwesentlich größer sind als die Dies selbst.

In den letzten Jahren hat sich durch das Advanced Packaging der Druck auf Skalierung, Gewicht, , Zuverlässigkeit Kosten und Geschwindikgeit der elektronischen Bauteile stark verschärft Hinzu kommen neue Ansprüche an die Umweltverträglichkeit der Materialien. Dies führte zu einer allmähliche Verlagerung vom traditionellen Drahtbonden zum Advanced Packaging als bevorzugte Methode für das Verbinden des Halbleiterchips mit einem Chipträger oder Leiterplatte und von bleihaltigen zum bleifreien Verbinden. Die Anforderungen im Wafer Level Packaging unterscheiden sich erheblich von denen der Frontend-Prozesse. So liegen die Geometrien beim Solder-Bumping für Flip Chips üblicherweise um 80 µm mit einer Resist-Dicke von 30-100 µm. Für Umverdrahtungs-Strukturen im Chip Scale Packaging auf Wafer-Ebene werden Linien- und Abstandsauflösungen von 10 µm und darunter benötigt. Vollfeld-Proximity-Lithografiesysteme, wie zum Beispiel Mask Aligner, werden für diese Anwendungen seit Jahren erfolgreich eingesetzt. Dabei verfügen sie nicht nur über eine erstaunlich hohe Präzision sondern erreichen auch eine hohe Ausbeute und sind auch in der Anschaffung vergleichsweise kostengünstig.

Neben der wachsenden Bedeutung von 3D-Interconnect-Applikationen wie Chip Stacking und 3D-Packaging, werden auch im 2D-Bereich ständig neue, innovative Anwendungen entwickelt. SÜSS MicroTec gehört seit Jahren zu den führenden Unternehmen, deren Lithografie- und Testsysteme sehr erfolgreich in der Advanced Packaging-Industrie eingesetzt werden.

 

Prozessdetails